DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

05841069 **Image available**
SYSTEM CONTROLLER AND COMPUTER SYSTEM

PUB. NO.: 10 -124169 [JP 10124169 A]

PUBLISHED: May 15, 1998 (19980515)

INVENTOR(s): TOMIYASU YUICHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 08-279526 [JP 96279526] FILED: October 22, 1996 (19961022)

INTL CLASS: [6] G06F-001/08; G06F-001/32; G06F-015/78

JAPIO CLASS: 45.9 (INFORMATION PROCESSING -- Other); 45.4 (INFORMATION

PROCESSING -- Computer Applications)

JAPIO KEYWORD: R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

ABSTRACT

PROBLEM TO BE SOLVED: To provide a system controller which interlocks frequency switching or supply stop of a CPU clock, controls an operational clock of internal another circuit and improves effect of saving the power by not only limiting reduction of the power consumption that accompanies frequency drop to a CPU but also extending it to internal circuits such as an IO controller, etc.

SOLUTION: When a clock controlling part 16 receives a state detection signal (STP-GRT) of stop grant state under the setting of a power save mode flag by a clock signal, it outputs a clock stop control signal (SPXCK), disconnects the supply of a CPU clock to a CPU 11 and also disconnects an operational clock to an ISA bus controlling part 15, a DMA(direct memory access) controller 17, an infrared communication controller 18, a serial I/O controller 19, etc.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公園番号

特開平10-124169

(43)公開日 平成10年(1998) 5月15日

(51) Int.Cl. ⁶	識別配号	F I	
G06F 1/08		G06F 1/04	320A
1/32		15/78	510P
15/78	5 1 0	1/00	332E

審査請求 未請求 請求項の数13 OL (全 11 頁)


(21)出顧番号	特顯平8-279526	(71)出顧人	000003078
(22)出顧日	平成8年(1996)10月22日	(72)発明者 (74)代理人	東京都青梅市末広町2丁目9番地 株式会 社東芝青梅工場内

(54) 【発明の名称】 システムコントローラ及びコンピュータシステム

(57)【要約】

【課題】本発明は、CPUクロックの周波数切替え又は供給停止に連動して、内部の他の回路の動作クロックを制御し、CPUクロックの周波数低下に伴う消費電力の低減をCPUにとどまらずIOコントローラ等の内部回路にも波及させて省電力効果の向上を図ったシステムコントローラを提供することを課題とする。

【解決手段】クロック制御部16は、クロック停止によるパワーセーブモードフラグの設定下に於いて、ストップグラントステートの状態検知信号(STP-GRT)を受けると、クロック停止制御信号(SPXCK)を出力して、CPU11へのCPUクロックの供給を断つとともに、ISAバス制御部15、DMAコントローラ17、赤外線通信コントローラ18、シリアルI/Oコントローラ19等への動作クロックの供給を断つ。



【特許請求の範囲】

【請求項1】 CPUクロック及び内部クロックを供給 制御するクロック制御回路を内蔵した1チップLSI構 成のシステムコントローラに於いて、

前記CPUクロックの周波数切替えに連動して前記内部 クロックの周波数を可変制御するクロック制御手段を具 備してなることを特徴とするシステムコントローラ。

【請求項2】 CPUクロック及び内部クロックを供給 制御するクロック制御回路とIOコントローラとを内蔵 した1チップLSI構成のシステムコントローラに於い 10 て、

前記CPUクロックの周波数を切替える指示信号を受け 付ける手段と、

前記指示信号に従い前記CPUクロックの周波数を切替 える手段と、

前記CPUクロックの周波数切替えに連動して前記IO コントローラへ供給される内部クロックの周波数を可変 制御するクロック制御手段とを具備してなることを特徴 とするシステムコントローラ。

【請求項3】 CPUクロック及び内部クロックを供給 20 制御するクロック制御回路とバス制御回路とを内蔵した 1チップLSI構成のシステムコントローラに於いて、 前記CPUクロックの周波数を切替える指示信号を受け 付ける手段と

前記指示信号に従い前記CPUクロックの周波数を切替 える手段と、

前記CPUクロックの周波数切替えに連動して前記バス 制御回路へ供給される内部クロックの周波数を可変制御 するクロック制御手段とを具備してなることを特徴とす るシステムコントローラ。

【請求項4】 CPUクロック及び内部クロックを供給 制御するクロック制御回路とバス制御回路と複数のIO コントローラとを内蔵した1チップLSI構成のシステ ムコントローラに於いて、

前記CPUクロックの周波数を切替える指示信号を受け 付ける手段と、

前記指示信号に従い前記CPUクロックの周波数を切替 える手段と、

前記CPUクロックの周波数切替えに連動して前記バス 制御回路及び複数のIOコントローラへ供給される内部 クロックの周波数を可変制御するクロック制御手段とを 具備してなることを特徴とするシステムコントローラ。

【請求項5】 CPUクロック及び内部クロックを供給 制御するクロック制御回路を内蔵した1チップLSI構 成のシステムコントローラに於いて、

前記CPUクロックの供給停止に連動して前記内部回路 への内部クロックの供給を停止するクロック制御手段を 具備してなることを特徴とするシステムコントローラ。

【請求項6】 CPUクロック及び内部クロックを供給 制御するクロック制御回路とIOコントローラとを内蔵 50

した1チップLSI構成のシステムコントローラに於い て、

CPUクロックを一時的に供給停止する指示信号を受け 付ける手段と、

前記指示信号に従いCPUクロックの供給を停止制御す る手段と、

前記CPUクロックの供給停止に連動して前記IOコン トローラへの内部クロックの供給を停止するクロック制 御手段とを具備してなることを特徴とするシステムコン トローラ。

【請求項7】 CPUクロック及び内部クロックを供給 制御するクロック制御回路とバス制御回路とを内蔵した 1チップLSI構成のシステムコントローラに於いて、 前記CPUクロックを一時的に供給停止する指示信号を 受け付ける手段と、

前記指示信号に従いCPUクロックの供給を停止制御す る手段と、

前記CPUクロックの供給停止に連動して前記バス制御 回路及び他の内部回路への内部クロックの供給を停止す るクロック制御手段とを具備してなることを特徴とする システムコントローラ。

【請求項8】 CPUクロック及び内部クロックを供給 制御するクロック制御回路とバス制御回路と複数のIO コントローラとを内蔵した1チップLSI構成のシステ ムコントローラに於いて、

前記CPUクロックを一時的に供給停止する指示信号を 受け付ける手段と、

前記指示信号に従いCPUクロックの供給を停止制御す る手段と、

30 前記CPUクロックの供給停止に連動して前記バス制御 回路及び複数の I Oコントローラへの内部クロックの供 給を停止するクロック制御手段とを具備してなることを 特徴とするシステムコントローラ。

【請求項9】 内部クロックを受ける内部回路として、 少なくとも、DMAコントローラ、赤外線通信コントロ ーラ、シリアル入出力コントローラのいずれかを設けて なる請求項1、2、3、4、5、6、7、又は8記載の コンピュータシステム。

【請求項10】 CPUクロック及び他の動作クロック を供給制御するクロック制御回路を内蔵したシステムコ ントローラを設けてなるコンピュータシステムに於い て、

システムの負荷を知る手段と、

前記システムの負荷を知る手段の信号をもとに前記CP Uクロックの周波数切替え又は出力停止を前記システム コントローラに通知する手段と、

前記システムコントローラ内に設けられ、前記通知に従 いCPUクロックの周波数を切替え、又はCPUクロッ クの供給を停止する手段と、

前記CPUクロックの周波数を切替え又はCPUクロッ

クの供給停止に連動して前記他の動作クロックを可変又 は停止する手段とを具備してなることを特徴とするコン ピュータシステム。

【請求項11】 CPUクロック及び他の動作クロック を供給制御するクロック制御回路を内蔵したシステムコ ントローラを設けてなるコンピュータシステムに於い て、

システムの動作環境を知る手段と、

前記システムの動作環境を知る手段の信号をもとに前記 CPUクロックの周波数切替え又は出力停止を前記シス 10 テムコントローラに通知する手段と、

前記システムコントローラ内に設けられ、前記通知に従いCPUクロックの周波数を切替え、又はCPUクロックの供給を停止する手段と、

前記CPUクロックの周波数を切替え又はCPUクロックの供給停止に連動して前記他の動作クロックを可変又は停止する手段とを具備してなることを特徴とするコンピュータシステム。

【請求項12】 他の動作クロックには、少なくとも、システムコントローラ内部に設けられた、DMAコントローラ、又は赤外線通信コントローラ、又はシリアル入出力コントローラ、又はバス制御回路へ供給される動作クロックが含まれる請求項10又は11記載のコンピュータシステム。

【請求項13】 システムの動作環境を知る手段には、 少なくとも、CPUの温度上昇を検知する手段、又はバッテリィ駆動時に於けるローバッテリィ状態を検知する 手段、又は特定モード設定下に於ける動作状態を認識する手段が含まれる請求項11記載のコンピュータシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに係り、特に、パーソナルコンピュータの低消費電力化に寄与できるシステムコントローラに関する。

【0002】又、本発明は、CPUクロック及び他の動作クロックを供給制御するクロック制御回路を内蔵したシステムコントローラを用いて構成されるコンピュータシステムに係り、特にシステム全体の消費電力低減化を図る際に適用して好適なコンピュータシステムに関する。

[0003]

【従来の技術】パーソナルコンピュータシステムに於いては、バッテリィ電源による長時間動作を可能にするため、種々の消費電力低減化手段が採られる。その一手段として、CPU負荷の低い状態下に於いて、CPUクロックの周波数を下げて消費電力の低減を図る手段が知られている。

【0004】しかしながら、上記した従来の技術に於いては、消費電力の低減化が、CPUと、そのCPUクロックを用いた(例えば分周した)クロックにより動作する機器のみにとどまり、その他のI/O機器に波及させる低消費電力化手段は存在しなかった。

【0005】このため、従来ではCPUクロックを処理 負荷状況に応じて可変しても、そのCPUクロック切替 えが他のI/O機器動作に反映されず、従って効率の良 い低消費電力化が実現できないという問題があった。

[0006]

【発明が解決しようとする課題】上記したように、従来ではCPUクロックを負荷状況に応じて可変しても、そのCPUクロック切替えが、他のクロックを用いて動作する他のI/O機器に反映されず、従って効率の良い低消費電力化が実現されないという問題があった。

【0007】本発明は上記実情に鑑みなされたもので、 CPUクロックの周波数切替え又は供給停止に連動して、内部の他の回路の動作クロックを制御し、CPUクロックの周波数低下に伴う消費電力の低減をCPUにとどまらず内部IOコントローラ等の内部回路にも波及させて、より省電力効果の向上を図ったシステムコントローラを提供することを目的とする。

【0008】又、本発明は、システムの負荷又はシステムの動作環境等に応じてCPUクロックを周波数切替え又は出力停止する際に、その状態をIOコントローラ等の他の回路に反映させて、システム全体の消費電力低減化を図ったコンピュータシステムを提供することを目的とする。

[0009]

30 【課題を解決するための手段】本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックの周波数切替え又は供給停止に連動して、内部クロックを可変又は停止制御するクロック制御機能を設けて消費電力の低減化を図ることを特徴とする。

【0010】又、本発明は、コンピュータシステムに於いて、システムの状況等に応じて、CPUクロックを周波数可変又は停止制御するとともに、これに連動して他のクロックを周波数可変又は停止する制御手段を設け、CPUの動作に合わせて他のクロックにより動作する I / O機器の動作をコントロールすることでシステム全体の消費電力を下げることを特徴とする。

【0011】即ち、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックの周波数切替えに連動して前記内部クロックの周波数を可変制御するクロック制御手段を具備して、消費電力の低減化を図ることを特徴とする。

50 【0012】又、本発明は、CPUクロック及び内部ク

30

ロックを供給制御するクロック制御回路とIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックの周波数を切替える指示信号を受け付ける手段と、前記指示信号に従い前記CPUクロックの周波数を切替える手段と、前記CPUクロックの周波数切替えに連動して前記IOコントローラへ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備して、消費電力の低減化を図ることを特徴とする。

【0013】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路とを内蔵した1チップレSI構成のシステムコントローラに於いて、前記CPUクロックの周波数を切替える指示信号を受け付ける手段と、前記指示信号に従い前記CPUクロックの周波数切替えに連動して前記バス制御回路へ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備して、消費電力の低減化を図ることを特徴とする。

【0014】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路と複数のIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックの周波数を切替える指示信号を受け付ける手段と、前記指示信号に従い前記CPUクロックの周波数を切替える手段と、前記CPUクロックの周波数切替えに連動して前記バス制御回路及び複数のIOコントローラへ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備して、消費電力の低減化を図ることを特徴とする。

【0015】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックの供給停止に連動して前記内部回路への内部クロックの供給を停止するクロック制御手段を具備して、消費電力の低減化を図ることを特徴とする。

【0016】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路とIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、前記指示信号に従いCPUクロックの供給を停止制御する手段と、前記CPUクロックの供給を停止するクロック制御手段とを具備して、消費電力の低減化を図ることを特徴とする。【0017】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路とを内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、前記指示信号に従いC

PUクロックの供給を停止制御する手段と、前記CPU クロックの供給停止に連動して前記バス制御回路及び他 の内部回路への内部クロックの供給を停止するクロック 制御手段とを具備して、消費電力の低減化を図ることを 特徴とする。

6

【0018】又、本発明は、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路と複数のIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、前記指示信号に従いCPUクロックの供給を停止制御する手段と、前記CPUクロックの供給停止に連動して前記バス制御回路及び複数のIOコントローラへの内部クロックの供給を停止するクロック制御手段とを具備して、消費電力の低減化を図ることを特徴とする。

【0019】又、本発明は、上記各システムコントローラに於いて、内部クロックを受ける内部回路として、少なくとも、DMAコントローラ、赤外線通信コントローラ、シリアル入出力コントローラのいずれかを設けてなることを特徴とする。

【0020】又、本発明は、CPUクロック及び他の動作クロックを供給制御するクロック制御回路を内蔵したシステムコントローラを設けてなるコンピュータシステムに於いて、システムの負荷を知る手段と、前記システムの負荷を知る手段の信号をもとに前記CPUクロックの周波数切替え又は出力停止を前記システムコントローラに通知する手段と、前記システムコントローラ内に設けられ、前記通知に従いCPUクロックの周波数を切替え、又はCPUクロックの供給を停止する手段と、前記CPUクロックの供給停止に連動して前記他の動作クロックを可変又は停止する手段とを具備して、システム全体の消費電力低減化を図ることを特徴とする。

【0021】又、本発明は、CPUクロック及び他の動 作クロックを供給制御するクロック制御回路を内蔵した システムコントローラを設けてなるコンピュータシステ ムに於いて、例えばCPUの温度上昇、バッテリィ駆動 時に於けるローバッテリィ状態等のシステムの動作環境 を知る手段と、前記システムの動作環境を知る手段の信 号をもとに前記CPUクロックの周波数切替え又は出力 停止を前記システムコントローラに通知する手段と、前 記システムコントローラ内に設けられ、前記通知に従い CPUクロックの周波数を切替え、又はCPUクロック の供給を停止する手段と、前記CPUクロックの周波数 切替え又は供給停止に連動して前記他の動作クロックを 可変又は停止する手段とを具備して、CPUのクロック 周波数切替えに伴う省電力化に加えて、前記他の動作ク ロックを受ける、例えばシステムコントローラ内部のD MAコントローラ、赤外線通信コントローラ、シリアル 入出力コントローラ、バス制御回路等の内部回路の省電

力化を図り、よってシステム全体の消費電力低減化を図 ることを特徴とする。

[0022]

【発明の実施の形態】以下図面を参照して本発明の実施 形態を説明する。図1は本発明の実施形態による要部の 構成を示すブロック図である。図1に於いて、11はシ ステム全体の制御を司るCPU、12はこのCPU11 にシステムバスを介して接続された表示制御部、13は 同じく上記CPU11にシステムバスを介して接続され た1チップLSI(GA)構成のシステムコントローラ 10 である。

【0023】14乃至19はそれぞれ上記システムコン トローラ13の内部構成要素をなすもので、14はCP U11と内部のバスの間で各種のデータを投受するシス テムインタフェース部14、15は各種IOのISAバ ス上に於けるデータ転送制御を司るISAバス制御部で

【0024】16はCPU11、表示制御部12、及び 内部のISAバス制御部15、各種IOコントローラに それぞれ動作用のクロックを供給制御するクロック制御 20 部であり、CPU11の制御の下にシステムコントロー ラ13の外部に設けた発振器20を制御して、周波数が 可変可能なCPUクロックをCPU11に供給制御し、 表示制御クロックを表示制御部12に供給制御し、更 に、内部回路動作用のクロックをチップ内部に設けられ たISAバス制御部15、及びDMAコントローラ1 7、赤外線通信コントローラ(SIR)18、シリアル I/Oコントローラ (SIO) 19等の各種 I Oコント ローラに供給制御する。

【0025】このクロック制御部16には、CPUクロ 30 ックの周波数切替え又は供給停止に連動して、システム コントローラ13内部のISAバス制御部15、DMA コントローラ17、赤外線通信コントローラ (SIR) 18、及びシリアル I/Oコントローラ19(SIO) 等へ供給されるクロックを周波数可変制御又は供給停止 制御する機能回路が含まれるもので、その具体的な構成 については図2乃至図4を参照して後述する。

【0026】17乃至19はそれぞれシステムコントロ ーラ13内に設けられたIOコントローラであり、CP Uクロックの周波数切替え又は供給停止に連動してそれ 40 ぞれ動作クロックが可変又は停止制御される。このう ち、17はDMA (Direct Memory Access) 制御を司る DMAコントローラ、18は赤外線通信ポートを介して 外部機器との間でIrDAインタフェースにより赤外線 通信を行なう赤外線通信コントローラ(SIR)、19 はシリアル入出力インタフェースをもつ外部IO機器と の間でデータを授受するシリアルI/Oコントローラ (SIO) である。

【0027】20はCPUクロックを含む各種クロック

11に供給されるCPUクロック、及び表示制御部12 に供給される表示制御クロックと、システムコントロー ラ13内に設けられた、ISAバス制御部15、DMA コントローラ17、赤外線通信コントローラ18、及び シリアル I /Oコントローラ19等に供給される各動作 クロックとを生成し出力する.

【0028】21はクロック制御部16から出力制御さ れるCPUクロック及び表示制御クロックをCPU11 及び表制御部12に転送するクロック信号路である。2 2乃至25はISAバス制御部15、DMAコントロー ラ17、赤外線通信コントローラ18、及びシリアル I **/Oコントローラ19等へそれぞれ固有の動作クロック** を転送するクロック信号路である。

【0029】26はシステムコントローラ13内に設け られた、ISAバス制御部15、DMAコントローラ1 7、赤外線通信コントローラ18、及びシリアル I/O コントローラ19等へのクロックの入力を選択的に停止 するためのクロック停止制御信号(*SPXCK)が転 送されるクロック停止制御信号路である。このクロック 停止制御信号 (*SPXCK) は後述する図3及び図4 に示すクロック停止制御信号(SPXCK)の反転出力

【0030】この際のクロック停止制御信号路26上に 出力されるクロック停止制御信号 (SPXCK)の具体 的な生成回路は図2に示され、その各部信号タイミング は図3に示され、上記クロック停止制御信号 (SPXC K)により開閉制御されるクロック制御回路は図4に示 される。

【0031】図2はクロック制御部16の内部の回路構 成を示すブロック図であり、図3は図2に示すクロック 制御部16の各部の信号タイミングを示すタイムチャー ト、図4は図3に示すクロック停止制御信号(SPXC K)を用いたクロック制御回路の構成を示す図である。 【0032】図中、STP-CLK-ENは、CPU1 1の負荷軽減に伴いOSを発生源としてCPU11より 出力されるストップクロックイネーブル信号である。 I Rは例えばパワースイッチのオン/オフ、PCカードの 挿抜等に伴い発生される、ストップグラントステート解 除のための割り込み信号である。

【0033】RSは例えばリセット釦操作等に伴い発生 される、ストップグラントステート解除のためのリセッ ト信号である。STP-GRTはストップグラントステ ートの状態検知信号である。

【0034】CLK-STPはOSの管理下にある、ク ロック停止によるパワーセーブモードフラグの設定に従 い出力されるクロック停止信号である。又、クロック制 御部16より出力される信号(STPCKZ, SPXC K) のうち、STPCKZはストップグラントステート への状態移行をCPU11に知らせるためのストップグ のクロック発生源となる発振器であり、ここではCPU 50 ラント制御信号であり、SPXCKは、ISAバス制御

40

50

部15、DMAコントローラ17、赤外線通信コントロ ーラ18、及びシリアル I/Oコントローラ19の各動 作用クロックを供給停止するためのクロック停止制御信

【0035】31はストップグラント制御のためのフリ ップフロップ(FF1)33をセットするための信号を 出力するアンドゲートであり、パワーセーブ状態を解除 するための信号を出力するオアゲート32の出力が

号である。

"0"であるとき(パワーセーブ状態を解除するための 信号が出力されていないとき)、ストップクロックイネ 10 ーブル信号 (STP-CLK-EN) をストップグラン ト制御のためのフリップフロップ (FF1) 33のセッ ト側入力端に供給し当該フリップフロップ(FF1)3 3をセット状態にする。

【0036】32はパワーセーブ状態を解除するための 信号を出力するオアゲートであり、ストップグラントス テート解除のための割り込み信号(IR)、又はリセッ ト釦操作等により生成されるリセット信号 (RS) をブ レークイベント信号 (BEV) として出力するもので、 アンドゲート31,34を開閉制御し、ストップグラン ト解除のためのクロック安定化時間を確保するカウンタ (CTR) 35をリセット制御する。

【0037】33はストップグラント制御のためのフリ ップフロップ (FF1) であり、上記アンドゲート31 の出力("1")によりセットされ、ストップグラント 解除のためのクロック安定化時間を確保するカウンタ (CTR) 35のカウント終了信号 (END) によりリ セットされる。

【0038】34はカウンタ35を起動するためのカウ トップグラント制御のためのフリップフロップ (FF 1)33のセット側出力端信号と、パワーセーブ状態を 解除するための信号を出力するオアゲート32の出力信 号と、ストップグラントステートの状態検知信号 (ST P-GRT)とをもとにカウンタ35を起動制御する。 【0039】35はストップグラント解除のためのクロ ック安定化時間を確保するカウンタ (CTR)であり、 上記アンドゲート34の出力("1")により起動さ れ、クロック安定化に必要な時間を確保するためのカウ ントを終了した後、カウント終了信号 (END) を出力

【0040】36は上記ストップグラント制御のための フリップフロップ (FF1) 33のセット側出力端信号 を反転して、ストップグラントステートへの状態移行を CPU11に知らせるためのストップグラント制御信号 (STPCKZ)を出力するインバータである。

【0041】37はクロック停止制御のためのフリップ フロップ(FF2)38のセット信号を出力するアンド ゲートであり、ストップグラントステートの状態検知信 号(STP-GRT)とクロック停止信号(CLK-S

10 TP) とを受けたときフリップフロップ (FF2) 38 をセットする。

【0042】38はクロック停止制御のためのフリップ フロップ(FF2)38であり、上記アンドゲート37 の出力("1")によりセットされてクロック停止制御 信号(SPXCK)を出力し、オアゲート32より出力 されるブレークイベント信号 (BEV) によりリセット

【0043】このフリップフロップ (FF2) 38より 出力されるクロック停止制御信号(SPXCK)によ り、システムコントローラ13内のISAバス制御部1 5、DMAコントローラ17、赤外線通信コントローラ (SIR) 18、及びシリアルI/Oコントローラ19 (SIO) 等に入力されるクロックを停止制御するクロ ック制御回路の回路構成例を図4に示している。

【0044】ここでは、上記クロック停止制御信号 (8 PXCK) が"1"となったとき、即ちインバータ47 を経たクロック停止制御信号 (* SPXCK) が "0" となったとき、クロック制御部16内に設けられたクロ ック出力制御ゲート41、及びISAバス制御部15、 DMAコントローラ17、赤外線通信コントローラ1 8、及びシリアル I / Oコントローラ19の各クロック 入力端に設けられたクロック出力制御ゲート42~45 がそれぞれ閉じられて、CPU11へのCPUクロック (CPU_CLK)の供給が断たれるとともに、ISA バス制御部15へのバス制御クロック(ISA_CL K)の供給、DMAコントローラ17への動作クロック (DMA_CLK)の供給、赤外線通信コントローラ1 8への動作クロック(SIR_CLK)の供給、シリア ントイネーブル信号を出力するアンドゲートであり、ス 30 ルI/Oコントローラ19への動作クロック (SIO_ CLK)の供給がそれぞれ断たれる。

> 【0045】尚、図中、XCLK, CK8M, CK14 3M, CK 184 Mはそれぞれクロック制御部16より 出力されるクロック信号である。又、46はバス制御ク ロック(ISA_CLK)となるクロック(CK8M) を二分周してDMA動作クロック(DMA_CLK)を 生成するフリップフロップである。

【0046】ここで上記各図を参照して本発明の実施形 態に於ける動作を説明する。先ずCPUクロックの周波 数低減によるパワーセーブ動作について説明する。この CPUクロックの周波数低減によるパワーセーブモード 下に於いては、図2に示すクロック停止信号 (CLK-STP) が "0" となっており、従ってアンドゲート3 7が閉じた状態にあり、クロック停止制御のためのフリ ップフロップ (FF2) 28がリセット状態となってい て、クロック制御部16からクロック停止制御信号 (S PXCK)は出力されない。

【0047】従ってこの状態下(クロック停止制御信号 (SPXCK)が出力されない状態)に於いては、CP Uクロックの周波数低減によるパワーセーブ動作が有効

となる。

【0048】クロック制御部16は、システムインタフ ェース部14を介してCPU11より、図3 (a) に示 すストップクロックイネーブル信号 (STP-CLK-EN)を受けると、ストップグラントステートへの状態 移行をCPU11に知らせるための図3(b)に示すス トップグラント制御信号(STPCKZ)を出力する。 【0049】このストップグラント制御信号(STPC KZ) によりCPU11がストップグラントステートの 状態に移行して、図3(c)に示すストップグラントス 10 テートの状態検知信号 (STP-GRT) がクロック制 御部16に入力されると、クロック制御部16は、外部 の発振器20に、図4に示すクロックの周波数を落とす 指示を与える。

【0050】発振器20はクロック制御部16よりクロ ック周波数を落とす指示を受けると、CPUクロック (CPU_CLK)の生成源となるクロック(XCL K) の周波数を予め定められたパワーセーブモードの周 波数まで下げ、更にこれに連動して、クロック制御部1 6内のISAバス制御部15へ供給されるバス制御クロ ック(ISA_CLK)、及びDMAコントローラ17 へ供給される動作クロック(DMA_CLK)の各生成 源となるクロック(CK8M)、赤外線通信コントロー ラ18へ供給される動作クロック (SIR_CLK)の 生成源となるクロック (CK143M)、及びシリアル I/Oコントローラ19へ供給される動作クロック(S IO_CLK)の生成源となるクロック(CK184 M)をそれぞれパワーセーブモードの周波数まで下げ る.

【0051】これにより、CPU11へ供給されるCP 30 ワーセーブモードで動作する。 Uクロック(CPU_CLK)が予め定められたパワー セーブモードの周波数まで下げられ、これに連動して、 ISAバス制御部15へ供給されるバス制御クロック (ISA_CLK)、DMAコントローラ17へ供給さ れる動作クロック(DMA_CLK)、赤外線通信コン トローラ18へ供給される動作クロック (SIR_CL K)、及びシリアル I/Oコントローラ19へ供給され る動作クロック(SIO_CLK)がそれぞれ上記パワ ーセーブモードの周波数まで下げられて、CPU11及 びクロック制御部16内の各制御モジュールがそれぞれ 40 クロック周波数を低減したパワーセーブモードで動作す **る**.

【0052】このパワーセーブモード下に於いて、スト ップグラントステート解除のための割り込み信号(I R)、又はリセット信号 (RS) の発生に伴い、図3 (e)に示すストップグラント解除のためのクロック安 定化時間を確保するブレークイベント信号 (BEV) が 出力されると、ストップグラント解除のためのクロック 安定化時間を経て、図3(b)に示すストップグラント 制御信号 (STPCKZ) が解除され、これに伴いパワ 50

ーセーブモードが解除されて、システムが通常動作に復 帰する。

【0053】この際のクロック制御部16に於ける各部 の動作を図2乃至図4を参照して説明する。 ストップグ ラント制御のためのフリップフロップ (FF1) 33 は、アンドゲート31を介して図3(a)に示すストッ プクロックイネーブル信号 (STP-CLK-EN)を 受けるとセット状態となり、インバータ36よりストッ プグラントステートへの状態移行をCPU11に知らせ るための図3(b)に示すストップグラント制御信号 (STPCKZ)が出力される。

【0054】このストップグラント制御信号(STPC KZ)がCPU11に送られた後、CPU11がストッ プグラントステートの状態に移行して、CPU11より 図3(c)に示すストップグラントステートの状態検知 信号 (STP-GRT) が入力されると、外部の発振器 20にクロック周波数を落とす指示を与えて、上記した ようなクロック周波数の切り替えが実行される。即ち、 CPU11へ供給されるCPUクロック (CPU_CL K)が予め定められたパワーセーブモードの周波数まで 下げられ、これに連動して、ISAバス制御部15へ供 給されるバス制御クロック(ISA_CLK)、DMA コントローラ17へ供給される動作クロック(DMA__ CLK)、赤外線通信コントローラ18へ供給される動 作クロック(SIR_CLK)、及びシリアルI/Oコ ントローラ19へ供給される動作クロック (SIO_C LK)がそれぞれ上記パワーセーブモードの周波数まで 下げられて、CPU11及びクロック制御部16内の各 制御モジュールがそれぞれクロック周波数を低減したパ

【0055】このパワーセーブモード下に於いて、例え ばパワースイッチのオン/オフ操作、PCカードの挿抜 操作等に伴うストップグラントステート解除のための割 り込み信号(IR)、又はリセット釦操作等に伴うスト ップグラントステート解除のためのリセット信号 (R S) が発生すると、この信号をもとにオアゲート22よ りパワーセーブ状態を解除するための図3 (e) に示す ブレークイベント信号 (BEV) が出力される。

【0056】このブレークイベント信号 (BEV) によ り、アンドゲート34よりカウンタ35を起動するため のカウントイネーブル信号が出力され、カウンタ35が 起動されて、ストップグラント解除のためのクロック安 定化時間を経てカウンタ35よりカウント終了信号 (E ND)が出力される。

【0057】 更にこのカウント終了信号 (END) によ **りストップグラント制御のためのフリップフロップ (F** F1)33がリセットされ、図3(b)に示すストップ グラント制御信号 (STPCKZ) が解除 ("0" → "1")されて、システムが通常動作に復帰する。

【0058】このようにして、CPUクロックの周波数

低減によるパワーセーブ動作が実行される。次に、CP Uクロックの停止によるパワーセーブ動作について説明

【0059】このCPUクロックの停止によるパワーセ ーブモード下に於いては、 図2に示すクロック停止信号 (CLK-STP)が"1"となっており、従ってスト ップグラントステートの状態検知信号(STP-GR T)が入力されると、アンドゲート37の出力 ("1")によりクロック停止制御のためのフリップフ ロップ (FF2) 28がセット状態となって、クロック 10 停止制御信号 (SPXCK) が出力され、CPUクロッ クの停止によるパワーセーブ動作が有効となる。

【0060】この際のクロック制御部16に於ける各部 の動作を図2乃至図4を参照して説明する。 ストップグ ラント制御のためのフリップフロップ (FF1) 33 は、アンドゲート31を介して図3 (a) に示すストッ プクロックイネーブル信号 (STP-CLK-EN)を 受けるとセット状態となり、インバータ36よりストッ プグラントステートへの状態移行をCPU11に知らせ るための図3(b)に示すストップグラント制御信号 (STPCKZ)が出力される。

【0061】このストップグラント制御信号(STPC KZ)がCPU11に送られた後、CPU11がストッ プグラントステートの状態に移行して、CPU11より 図3(c)に示すストップグラントステートの状態検知 信号(STP-GRT)が入力されると、アンドゲート 37の出力("1")によりクロック停止制御のための フリップフロップ (FF2) 28がセット状態となっ て、クロック停止制御信号(SPXCK)が出力され

【0062】この、クロック停止制御信号 (SPXC K)は図4に示すインバータ47で反転された後に、ク ロック停止制御信号(* SPXCK)として、クロック 制御部16内に設けられたクロック出力制御ゲート4 1、及びISAバス制御部15、DMAコントローラ1 7、赤外線通信コントローラ18、及びシリアルI/O コントローラ19の各クロック入力端に設けられたクロ ック出力制御ゲート42~45に入力されて、これらの 各ゲートを閉じる。

【0063】これにより、CPU11へのCPUクロッ ク(CPU_CLK)の供給が断たれるとともに、IS Aバス制御部15へのバス制御クロック(ISA_CL K)の供給、DMAコントローラ17への動作クロック (DMA_CLK)の供給、赤外線通信コントローラ1 8への動作クロック(SIR_CLK)の供給、シリア ル I / 〇 コントローラ 1 9への動作クロック (SIO_ CLK)の供給がそれぞれ断たれ、CPUクロックの停 止によるパワーセーブが実行される。

【0064】このパワーセーブモード下に於いて、例え

14

操作等に伴うストップグラントステート解除のための割 り込み信号(IR)、又はリセット釦操作等に伴うスト ップグラントステート解除のためのリセット信号 (R S) が発生すると、この信号をもとにオアゲート22よ りパワーセーブ状態を解除するための図3 (e) に示す ブレークイベント信号(BEV)が出力される。

【0065】このブレークイベント信号 (BEV) によ り、アンドゲート34よりカウンタ35を起動するため のカウントイネーブル信号が出力され、カウンタ35が 起動されて、ストップグラント解除のためのクロック安 定化時間を経てカウンタ35よりカウント終了信号 (E ND)が出力される。

【0066】更にこのカウント終了信号 (END) によ **りストップグラント制御のためのフリップフロップ(F** F1) 33がリセットされ、図3(b) に示すストップ グラント制御信号 (STPCKZ) が解除 ("0" → "1")されて、システムが通常動作に復帰する。

【0067】このようにして、CPUクロックの停止に よるパワーセーブ動作が実行される。上記した各パワー 20 セーブ機能をもつことにより、システムコントローラ1 3に於いて、効率よく I/O機器の消費電力を下げるこ とができ、システムコントローラ全体の省電力化が可能 となる。又、上記した本発明の実施形態によるパワーセ ーブ機能をバッテリ動作可能な携帯型のコンピュータシ ステムに適用することにより、バッテリ駆動による、よ り長時間稼働を可能にしたコンピュータシステムが容易 に実現できる。

【0068】尚、上記した実施形態に於いては、内部 に、ISAバス制御部15、DMAコントローラ17、 30 赤外線通信コントローラ18、及びシリアル I/Oコン トローラ19を設けたシステムコントローラ13を例に 採ったが、上記した以外の動作クロックを必要とする、 IO、又は他の機能回路をもつ構成、又は少なくとも一 つの上記したI/Oコントローラをもつ構成等であって も容易に本発明を適用できる。又、図2、図3に示す論 理回路構成、並びに図4に示す信号レベル等も上記実施 形態に限らず、他の論理構成であっても本発明を実現で きる。

[0069]

【発明の効果】以上詳記したように本発明によれば、シ ステムコントローラに於いて、CPUクロックの周波数 切替え又は供給停止に連動し内部の他の回路の動作クロ ックを制御する機能回路を設けて、CPUクロックの周 波数低下に伴う消費電力の低減をCPUにとどまらず内 部I 〇コントローラ等の内部回路にも波及させる構成と したことにより、より省電力効果の向上が図れる低消費 電力のシステムコントローラが提供できる。

【0070】又、本発明は、システムコンピュータに於 いて、システムの負荷又はシステムの動作環境等に応じ ばパワースイッチのオン/オフ操作、PCカードの挿抜 50 てCPUクロックを周波数切替え又は出力停止する際

に、その状態をIOコントローラ等の他の回路に反映させる構成としたことにより、システム全体の消費電力をより低減できる。

【0071】即ち、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックの周波数切替えに連動して内部クロックの周波数を可変制御するクロック制御手段を具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0072】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路とIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックの周波数を切替える指示信号を受け付ける手段と、前記指示信号に従い前記CPUクロックの周波数を切替える手段と、前記CPUクロックの周波数切替えに連動して前記IOコントローラへ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作20できる。

【0073】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路とを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックの周波数を切替える指示信号を受け付ける手段と、前記指示信号に従い前記CPUクロックの周波数を切替える手段と、CPUクロックの周波数切替えに連動して前記バス制御回路へ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備してなる構成としたことにより、消費電30力を低減してシステムをより効率よく動作できる。

【0074】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路と複数のIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックの周波数を切替える指示信号を受け付ける手段と、指示信号に従い前記CPUクロックの周波数を切替える手段と、CPUクロックの周波数切替えに連動して前記バス制御回路及び複数のIOコントローラへ供給される内部クロックの周波数を可変制御するクロック制御手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0075】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路を内蔵した1チップLSI構成のシステムコントローラに於いて、前記CPUクロックの供給停止に連動して前記内部回路への内部クロックの供給を停止するクロック制御手段を具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0076】又、本発明によれば、CPUクロック及び 50

内部クロックを供給制御するクロック制御回路とIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、指示信号に従いCPUクロックの供給を停止制御する手段と、CPUクロックの供給停止に連動して前記IOコントローラへの

16

内部クロックの供給を停止するクロック制御手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

10 【0077】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路とを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、指示信号に従いCPUクロックの供給を停止制御する手段と、CPUクロックの供給停止に連動して前記バス制御回路及び他の内部回路への内部クロックの供給を停止するクロック制御手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0078】又、本発明によれば、CPUクロック及び内部クロックを供給制御するクロック制御回路とバス制御回路と複数のIOコントローラとを内蔵した1チップLSI構成のシステムコントローラに於いて、CPUクロックを一時的に供給停止する指示信号を受け付ける手段と、指示信号に従いCPUクロックの供給を停止制御する手段と、CPUクロックの供給停止に連動して前記バス制御回路及び複数のIOコントローラへの内部クロックの供給を停止するクロック制御手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0079】又、本発明によれば、CPUクロック及び他の動作クロックを供給制御するクロック制御回路を内蔵したシステムコントローラを設けてなるコンピュータシステムに於いて、システムの負荷を知る手段と、このシステムの負荷を知る手段の信号をもとに前記CPUクロックの周波数切替え又は出力停止を前記システムコントローラに通知する手段と、前記システムコントローラ内に設けられ前記通知に従いCPUクロックの周波数を切替え、又はCPUクロックの供給を停止する手段と、前記CPUクロックの周波数を切替え又はCPUクロックの供給停止に連動して前記他の動作クロックを可変又は停止する手段とを具備してなる構成としたことにより、消費電力を低減してシステムをより効率よく動作できる。

【0080】又、本発明によれば、CPUクロック及び他の動作クロックを供給制御するクロック制御回路を内蔵したシステムコントローラを設けてなるコンピュータシステムに於いて、例えばCPUの温度上昇、バッテリィ駆動時に於けるローバッテリィ状態等のシステムの動作環境を知る手段と、前記システムの動作環境を知る手

段の信号をもとに前記CPUクロックの周波数切替え又 は出力停止を前記システムコントローラに通知する手段 と、前記システムコントローラ内に設けられ、前記通知 に従いCPUクロックの周波数を切替え、又はCPUク ロックの供給を停止する手段と、前記CPUクロックの 周波数切替え又は供給停止に連動して前記他の動作クロ ックを可変又は停止する手段とを具備してなる構成とし たことにより、CPUのクロック周波数切替えに伴う省 電力化に加えて、前記他の動作クロックを受ける、例え ばシステムコントローラ内部のDMAコントローラ、赤 10 19…シリアルI/Oコントローラ (SIO)、 外線通信コントローラ、シリアル入出力コントローラ、 バス制御回路等の内部回路の省電力化が図れ、よってシ ステム全体の消費電力を大幅に低減できる。

【図面の簡単な説明】

【図1】本発明の実施形態による要部の構成を示すブロ ック図。

【図2】上記実施形態に於けるクロック制御部の内部の 回路構成を示すブロック図。

【図3】図2に示すクロック制御部の各部の信号タイミ ングを示すタイムチャート。

【図4】図3に示すクロック停止制御信号(SPXC K)を用いたクロック制御回路の構成を示す図。


【符号の説明】

- 11...CPU,
- 12…表示制御部。
- 13…システムコントローラ、
- 14…システムインタフェース部、
- 15…ISAバス制御部、
- 16…クロック制御部、
- 17…DMAコントローラ(DMA)、
- 18…赤外線通信コントローラ(SIR)
- - 20…発振器、
 - 21, 22, 23, 24, 25…クロック信号路、
 - 26…クロック停止制御信号路、
 - 31, 34, 37, 41, 42, 43, 44…アンドゲ ート、


18

- 32…オアゲート、
- 33…ストップグラント制御のためのフリップフロップ (FF1),
- 36, 47···インバータ、
- 20 38…クロック停止制御のためのフリップフロップ (F F2).


【図1】



【図2】



【図3】



【図4】

